-212A 通信原理综合实验箱（模块化）
二、电路硬件平台的基本组成： 通信原理实验系统由函数信号源模块、PCM/PAM模块、复接/解复接模块、线路编/解码及锁相环模块、CVSD编/解码模块、FPGA与DSP初始化模块、数字信号处理模块、AD/DA与调制/解调模块以及显示控制模块（人机界面）等9个基本功能模块组成，学生通过自行连接信号线贯通各基本模块，构建完整的通信系统，检验和调整各个关键点的信号，可大大加深对现代通信系统概念和结构的理解。
在本系统中，包含两套不对称的传输信道，这样做的目的是为了尽可能多的涵盖通信传输系统各方面的技术：
（1）主要体现无线信道传输技术的传输信道，信号流程为：模拟函数信号源→CVSD话音编码（或误码仪的码型信号发生器）→数字调制→信道→数字解调→CVSD话音译码→示波器显示（或误码仪的误码检测器）。
（2）主要体现有线信道传输技术的信号支路，信号流程为：模拟函数信号源→PCM话音编码→信道复接→线路编码（HDB3/CMI）→线路译码→信道解复接→PCM话音译码→示波器显示。
函数信号源模块输出正弦波和方波，TPAO1S、TPAO2S分别为输出端口，VS102调节方波输出大小，调节范围：0～5V。VS103调节正弦波输出大小，调节范围：0～5V；信号输出有高低两个频段：JS01跳线插入、JS02跳线不插输出高频信号，输出信号频率范围20KHz～350KHz；JS01跳线不插、JS02跳线插入，输出低频信号，输出信号频率范围300Hz～2KHz。
三、主要包括的通信原理实验内容：
1、PAM信源编/译码实验
2、PCM信源编/译码实验
3、ADPCM信源编/译码实验
4、帧成形与帧传输实验
5、CVSD信源编/译码实验
6、AMI/HDB3线路码型变换原理实验
7、HDB3线路编码通信系统综合实验
8、CMI码型变换原理实验
9、CMI线路编码通信系统综合实验
10、汉明纠错编/译码原理实验(选配)
11、AM-FM调制/解调原理实验
12、二进频移键控FSK传输系统调制、解调实验及系统性能测试
13、二进相移键控BPSK传输系统调制、解调实验及系统性能测试
14、差分二进制相移键控传输DBPSK系统的调制、解调实验
15、四相相移键控QPSK传输系统的调制、解调实验
16、差分四相相移键控DQPSK传输系统的调制、解调实验
17、四相交错相移键控OQPSK传输系统的调制、解调实验
18、最小频移键控MSK传输系统的调制、解调实验
19、高斯最小频移键控传输GMSK系统的调制、解调实验
20、π/4差分四相相移键控π/4DQPSK传输系统调制、解调实验
21、模拟锁相环载波同步实验
22、模拟锁相环时钟提取实验
23. 数字锁相环位同步实验
24. 帧同步提取系统实验
25. RS422平衡数字传输接口实验
26. 通过FPGA或DSP的预留编程配置接口进行二次开发，内容主要包括：
⑴ 显示控制模块CPU（89C51系列）键盘扫描程序编制实验
⑵ CPU驱动液晶显示器的应用实验
⑶ 显示控制模块中用户操作界面的编程实验
⑷ 通过JTAG接口对DSP编程进行DSP信号处理实验
⑸ 通过JTAG接口对FPGA编程进行DDS波形生成实验
⑹ 通过JTAG接口对FPGA编程实现帧成形实验
⑺ 通过JTAG接口对FPGA编程实现帧同步实验
⑻ 通过JTAG接口对FPGA、DSP进行综合编程实现AM（有能力还可延伸到QAM、CDMA等）调制/解调实验